TESTING APPARATUS FOR



W1296

Patent number:

JP1277781

Publication date:

1989-11-08

Inventor:

KUJI NORIO

Applicant:

NIPPON TELEGR & TELEPH CORP

Classification:

- international:

G01R31/28; G01R31/26; H01L21/66

- european:


Application number:

JP19880107940 19880430

Priority number(s):

Abstract of JP1277781

PURPOSE:To give guidelines regarding a fault tracing direction, by a method wherein the theoretical depth and the direction of signal propagation of a designed wiring pattern corresponding to a pattern appearing in an image of a difference between an article to be tested and a good article are given to the designed wiring pattern and displayed. CONSTITUTION:An observation image of a sample of an integrated circuit 3 to be tested, which is obtained from an electron beam test apparatus 1, and a normal operation state image for reference which is stored beforehand in a memory circuit 5 for an image for reference are subjected to a difference processing in a fault image forming circuit 6, and a fault image is formed and displayed in a fault image display element 7. A fault search map is prepared and displayed in the following procedure. First a fault pattern discriminating circuit 70 discriminates the length of the fault pattern, the coordinates of end points thereof, etc., on an observed fault image, as form parameters. Based on the fault pattern, the result of recognition by a design wiring recognizing element 80 is stored in a memory 2. A logical depth recognizing circuit 10 reads the logical depth of a circuit network and the terminal position of a logic cell and stores them in a memory 3. The data in the memories are displayed by a display element 12.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

BEST AVAILABLE COPY

19 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平1-277781

⑤Int.Cl.⁴

識別記号

庁内整理番号

43公開 平成1年(1989)11月8日

G 01 R 31/28 31/26

21/66

L -6912-2G

G-7807-2G C-6851-5F審査請求

さ 未請求 請求項の数 1 (全8頁)

60発明の名称

H 01 L

集積回路試験装置

②特 顋 昭63-107940

②出 願 昭63(1988) 4月30日

⑫発 明 者 久 慈

窓 夫

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

外2名

⑪出 願 人

日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 玉蟲 久五郎

1. 発明の名称

集積回路試験装置

明

2.特許請求の範囲

動作状態に置かれた集積回路試料上の一定領域を電子ピームにより走査し、一つまたは一つ以上のタイミングで二次電子像を取り出し、前記取り出した二次電子像と、良品試料又は正常動作条件下の同一試料又は設計データから得た像との間での差分像を得て故障を認識する集積回路試験装置において、

前記差分像の中に現れたパタンに対応する設計 配線パタンを認識する手段と、

前記認識した設計配線パタンの論理的深さを認識する手段と、

前記認識した設計配線パタンの信号伝搬の起点 を認識する手段と、

前記論理的深さおよび信号伝搬の方向を前記設

計配覆パタンに付与し表示する手段とを備えてなる

ことを特徴とする集積回路試験装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、集積回路の故障診断を高速且つ詳細に行う電子ビーム試験装置に関するものである。

〔従来の技術〕

電子ビーム試験装置を用いた集積回路の試験法の一つに、故障像を利用する方法がある。故障像とは、電子ビーム試験装置により被試験集積回路試料から得られた両像データと、別途用意したあらかじめ正常とわかつている画像データとの間の差分の結果得られる像である。この像の上では故障の状態が一目で観察できるため、その状態の時間的変化を追跡することで、簡便且つ手軽に故障箇所が特定できる。

このようなテスト方法には、大きくわけてダイ

ナミツクフォールト像 (DF!:たとえばT.C. M ay et al.. "Dynamic Fault Imaging of VLSI Ran dom logic Decices",1984 JEEE/IRPS pp.95-108) を用いる方法と、フォールトコントラスト像(F C I たとえばAlan R. Stivers at al., "Fault Co ntrast: A New Voltage Contrast VI.SI Diagnosis Technique",1986 IEEE/IRPS pp.109-114) を用い る方法の二つがあり、その概要を第5図(a)。 (b) に示す。第5図 (a) はダイナミツクフォ ールト像の生成、第5図(b)はフオールトコン トラスト像の生成を示す。前者では被試験デバイ スとしての被試験集積回路 5 1 と良品デバイスと しての良品集積回路52の二つを用意しておき、 同一の動作条件下で両者から画像データを取り込 み、その差分をとることで故障像が得られる。 5 3は同一テストパラメータ、54,55は観測像、 5 6 は差分回路、 5 7 はダイナミツクフォールト 像、58はフォールトキユープを示す。

一方後者は、特定の試験パラメータ条件下では 正常動作することが確かめられているデバイスに

(発明が解決しようとする課題)

第6図に示す追跡方法では、配線パタンを認識できる特度で画像を取り込む必要があるため、画 素数の制限から集積回路試料全体を覆う程観測ゾ 対して適用されるもので、同一デバイスの被試験 集積回路 5 1 1 から一つは正常動作条件下のの えば 5 1 2 のテストパラメータ 1 で、もうパラメータ 2 ででででででである。 では 1 5 1 5 を得て、差別では トルラスト像 5 1 7 を得る。この方法は、かいた 1 7 を得る。この方法は、がいて 1 7 を得る。この方法は、がいて 1 での 2 がでであるという利点がある。

DFIを用いた故障追跡の方法には、第5図(a)に示すようなフォールトキューブ58を利用する方法がある。フォールトキューブとは、故障像を時間方向に並べて三次元像表示したもので、故障パクンが時間と共に拡大する様子を目視観測し、その起点を見付けだすことで故障の発生箇所が特定される。

F C I の場合の故障追跡方法を第6図(a). (b) に示す。60は集積回路チップで、故障が 出力パッド61を通して検出されると、そのタイ

ーンを大きくすることは難しい。そのため、例え ば1mm×1mmの局所的なゾーンで故障像を取 り込み、故障パタンを追跡していくことにより、 故障像を取り込むたびに、故障配線パタン上の信 号伝機方向や故障配線パタン間の信号の伝機順序 を確認する必要が生じる。しかしながら、従来か らある方法では、単に故障像の観測手段が提供さ れているにすぎず、これらの追跡に必要とされる 作業は、全て人手によらざるを得なかつた。具体 的な作業としては、故障配線パタンと設計配線パ タンの対応・配線パタンと掴路図との対応・回路 図の構造追跡といつたものがあるが、これらは設 計上の知識に加え、巨大なマスクパタン図の追跡 と観測像との比較といつた膨大な時間・労力を毀 する作業を必要とし、これらが本手法の大規模集 積回路への適用を困難にする大きな要因となつて

このような問題を解決するためには、何等かの 形で設計データの利用をはかることが必要である ことは従来から指摘されている。しかしながら、 通常の設計データでは、配線パタンと回路図の間に、相互に相手を参照するためのリンクが設けられていないため、追跡のための地図をつくることができず、追跡の容易化は不可能であつた。

本発明は、従来の試験装置が故障追跡方向に関する指針を与える手段を持たないという問題を解決しようとするものであつて、その目的は故障追跡の高速化、高能率化を図ることにある。

(課題を解説するための手段)

一方、これに対応する故障探索地図は、以下の 手順で生成され表示される。

- 1) 故障パタン識別回路70は、観測故障像上の 故障パタンの長さ・端点の座標等を形状パラメ ータとして識別する。
- 2) 設計データとして回路データ81、設計配線 パタンとしてのデータ82及び両者の対応を示すクロスレフアレンス83が8のメモリ回路1 に格納されている。該クロスレフアランス83 は、回路図と配線パタンの両者の間に互に相手

する手段と、前記認識した設計配線パタンの信号 伝機の起点を認識する手段と、前記論理的深さお よび信号伝機の方向を前記設計配線パタンに付与 し表示する手段とを備えてなることを特徴とする 集積回路試験装置である。

(作用)

本発明にかかる装置は、故障像(DFIやFCI)を単に観測表示するだけの従来装置と異なり、追跡すべき方向を決めるための手掛りとなる情報も、故障像に対応して表示できるよう構成したことを特長とすることから、本発明に係る装置では、論理深度・信号の伝搬方向という形の探索地図を常に参照しながら、最も効率的な故障追跡手順を決められる。以下図面にもとづき実施例について説明する。

(実施例)

第1図に本発明の実施例を示す。電子ビーム試験装置1のXYステージ2上には、被試験集積回

を参照できるようなリンクが存在するような仕組をもつ設計データベースを利用することで、容易に生成できる(たとえばN. Kuji et al..。 FINDER: A CAD System-based Electron Beam Te ester for Fault Diagnosis of VLSI Circuits , IEEE Trans. CAD, April 1986, Vol CAD-5, Number 2,pp-313-319) .

- 3) 1) で得られた故障パタンの形状パラメータに基づき、対応する設計配線パタンの配線データを8のメモリ回路1の中より選択的に読出、設計配線認識部80による認識結果を9のメモリ回路2の中に蓄積する。
- この配線に対応する回路ネットはクロスファレンス83を参照することで求められる。
- 5) 論理深度認識回路10は、4)で得た回路ネットの"論理深度"及びこのネットに対する論理セルの出力端子の位置を読出し、11のメモリ回路3の論理深度出力端子座標に蓄積する。"論理深度"とは、回路図上の所定の復路を想定したとき、全体回路または回路ブロックの一次

入力端子からその回 最大ツトに到達するときに 経由する回路ネツトの段数である。

6) 9のメモリ回路2及び11のメモリ回路3の中から論理深度・配線データ・出力端子座標を 読出し、探索地図を探索地図表示部12に表示する。

試験回路の回路図を示すものであつて、数字41. 42, 43, 44, 45は論理深度である。第4 図 (b) は故障の追跡過程 I, II, II, IVを表わ しており、左に探索地図400、右に集積回路試 料上の故障像401を示す。402は故障像観測 ゾーン、403は故障パタン、411は信号出力 端子、412は設計配線パタン、413は観測ゾ ーンである。左の探索地図400を参照しながら 右の故障像の探索方向を決め、真の故障点にむか つて追跡を進める。通常、外部端子につながるパ ツドから観測を始め、内部回路へと追跡を進める。 観測を始めたテストパタンのタイミングを t = n (過程1)とする。最初の故障像上の故障パタン に対応する設計配線パタンは、第2図に示す方法 で自動的に識別される。これらの識別に必要な情 報は人間が判断して対話式に入力してもよいし、 両像処理技術により自動的に抽出してもよい。探 索地図上で識別された対応配線には、配線上の矢 印で示す信号伝機方向と配線間の論理深度を表わ す数字が表示される。この中から最も論理的深度

01である。これらの設計配線パクン201の中のいずれが故障パクンに対応するかは、故障パクンの特長パラメークをもとに決めることができる。その結果第2図(c)のように選択された対応設計配線202として、選択される。

第3図(a),(b)は、探索地図の実施例を示すものである。第3図(a)は回路図上に求めた論理深度の例300を示すものであつて、論理深度は一次入力から数えた回路ネットの段数に対応させて求められ、各回路ノードにたとえば31,32,33,34の番号の形で付与されている。一方、第3図(b)は探索地図の表示例301であつて、各配線の矢印311は配線パタン312の信号の伝騰方向、番号31、32、33、34は配線に対応する回路ネットの論理深度を表わし、数字が小さいほど真の故障点に近いことを示す。313は論理セル、314は信号出力起点を示す。

第4図(a)、(b)は、以上の探索地図表示をもとに、本発明に係る装置を用いて行なつた試験手順の実施例を示している。第4図(a)は被

を表わす数字が小さいものを選び、信号の伝搬方 向を溯るような方向に探索方向を決め、観測ゾー ン413を移動すればよい。このような平面的な 故障パタンの追跡は、論理深度がこれ以上小さい ものが現われなくなつた時点で終了する(過程Ⅱ)。このような追跡は、観測ゾーンのフィールド サイズとし1mm×1mmあれば十分容易に行え る。次にテストパタンのタイミングを所定パタン 数だけ遡つた状態、タイミングし=n-1(過程 Ⅲ)に設定し、同様に故障パタンの探索を行う。 論理深度の最小となる故障パタンを求めて追跡を 行い、このタイミングt=n-1における故障の 起点を探す(過程Ⅳ)。更にテストパタンのタイ ミングを遡つて同様の過程を繰返し、故障パタン が故障像上に出なくなつたとき、タイミング方向 の探索を終了し、その直前に求められた故障の起 点が真の故障発生点として求められる。

以上説明したように、いわば手探りで故障追跡 を行う従来装置に比べて、本発明に係る装置では、 論理深度・信号の伝操方向という形の探索地図を 常に参照しながら、 、の効率的な故障追跡手順を 決められるという点で大きな改善があつた。

(発明の効果)

以上説明したように、本発明は設計データに基づく探索手順を明示する手段を備えることにより、 故障像の故障追跡に際して、次の効果がある。

- 1) マスクパタン、回路図、及び両者の関係を人手で参照する必要がなく、追跡に伴う労力が大幅に軽減される。
- 2) 追跡手順が最適化されるため、画像データを 処理する回数が最小化され、試験に要する時間 が大幅に削減される。
- 3) 追跡手順が明示されるため、試験手順がルーチン化され、被試験集積回路の設計上の知識を持たない人でも短時間でテストが可能である。


4. 図面の簡単な説明

第1図は本発明装置を説明する図、第2図(a)) 乃至(c) は故障パタンに対応する設計配線パ

… 論理深度、311…信号伝機方向、312…配線パタン、313…論理セル、314…信号出力起点、400…探索図、401…集積回路試料上の故障像、402…故障像観測ゾーン、403…故際パターン、411…信号出力端プーン、51.511…被試験集積回路、52…良品集積回路、53…同一テストパラメータ、54,55…観測クフォールト像、58…フオールトキユーブ、512…テストパラメータ1、513…テストパラメータ2、514,515…観測のフォールト像、58…切れので、611…は対象によりには、515…無積回路、517…フォトコントラスト像、60…無積回路チップ、61…出力パッド、62…故障像観測ゾーン、63…故障パタン

特許出願人 日本電信電話株式会社 代理人 弁理士 玉 蟲 久五郎 (外2名) タンの認識の実施例を説明する図、第3図(a). (b) は探索地図表示の実施例を説明する図、第4図(a). (b) は本発明装置における試験手順の実施例を説明する図、第5図(a). (b) は従来の技術を説明する図、第6図はフォールトコントラスト像による故障の追跡方法を説明する図である。

1 … 電子ビーム試験装置、 2 … X Y ステージ、3 … 被試験集積回路、 4 … 電子ビーム、 5 … 参照用画像メモリ回路、 6 … 故障像生成回路、 7 … 故障像表示部、 7 0 … 故障パタン識別同路、 8 … メモリ回路 1、 8 1 … 設計回路データ、 8 2 … 設計配線パタンデータ、 8 3 … クロスレフアレンス、 8 0 … 設計配線認識部、 9 … メモリ回路 2、 1 0 … 請理深度認識回路、 1 1 … メモリ回路 3、 1 2 … 探索地図表示部、 2 0 … 故障像、 2 0 1 … 設計配線パタン、 2 0 2 … 資訊された対応設計配線、 2 0 … 故障配線パタン、 2 1 … 端点、 2 2 … 配線パタンの探索範囲、 3 0 0 … 論理深度の例、 3 0 1 … 探索地図の表示例、 3 1 ~ 3 4 . 4 1~ 4 5



本発明の実施例を説明する図 第 1 図

